

(11)Publication number:

2002-359256

(43)Date of publication of application: 13.12.2002

(51)Int.CI.

H01L 21/338 H01L 29/778 H01L 29/812

(21)Application number: 2001-164908

(71)Applicant: FUJITSU LTD

(22)Date of filing:

31.05.2001

(72)Inventor: YOSHIKAWA SHUNEI


### (54) FIELD EFFECT COMPOUND SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To enhance on-breakdown voltage of a GaN compound semiconductor device, and to improve the I-V characteristics.

SOLUTION: A field effect compound semiconductor device comprises a GaN protective layer 4, made of an AlyGa1-yN  $(0 \le y \le 1)$  and y < x) which is of the same conductivity type as that of a running carrier and provided on an upper part of a carrier supply layer 3 made of an AlxGa1-xN  $(0 < x \le 1)$ , and a gate electrode 6 and source/drain electrode 7 formed on the layer 4, in such a manner that electrodes are covered with an SiN film 5.

本名甲の原理的構成の説明図



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

# 特開2002-359256

(P2002-359256A)(43)公開日 平成14年12月13日(2002.12.13)

(51) Int. Cl. <sup>7</sup>

識別記号

FΙ

テーマコード (参考)

H01L 21/338

29/778

H01L 29/80

H 5F102

29/812

審査請求 未請求 請求項の数5 OL (全9頁)

(21)出願番号

特願2001-164908(P2001-164908)

(22)出願日

平成13年5月31日(2001.5.31)

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中4丁目1番

1号

(72) 発明者 吉川 俊英

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(74)代理人 100105337

弁理士 眞鍋 潔 (外3名)

Fターム(参考) 5F102 FA01 GB01 GC01 GD01 GJ10

GL04 GM04 GM08 GN04 GN08

GQ01 GR04 GR10 GV08 HC01

HC10 HC15


#### (54) 【発明の名称】電界効果型化合物半導体装置

### (57)【要約】

【課題】 電界効果型化合物半導体装置に関し、GaN 系化合物半導体装置のオン耐圧を高めるとともに、I-V特性を改善する。

【解決手段】 Al, Ga<sub>1-x</sub> N (0 < x ≤ 1) からな るキャリア供給層3の上部に走行キャリアと同導電のA I, Ga<sub>1.</sub>, N (0 ≤ y ≤ 1、且つ、y < x) からなる GaN系保護層4を設け、前記GaN系保護層4上にゲ ート電極6及びソース・ドレイン電極7を形成するとと もに、前記各電極間をSiN膜5で被覆する。

#### 本発明の原理的構成の説明図



1: 基板

5:SiN膜

2:キャリア走行層 3:キャリア供給局 6:ゲート電板 7:ソース・ドレイン電極

4:GaN系保護層

2

#### 【特許請求の範囲】

【請求項1】 A1、Ga... N(0 < x  $\leq$  1)をキャリア供給層とし、Ga Nをキャリア走行層とした電界効果型化合物半導体装置において、前記キャリア供給層の上部に走行キャリアと同導電の第一導電型のA1、Ga... N(0  $\leq$  y  $\leq$  1、且つ、y < x)からなるGa N系保護層を設け、前記Ga N系保護層上にゲート電極及びソース・ドレイン電極を形成するとともに、前記各電極間をSi N膜で被覆したことを特徴とする電界効果型化合物半導体装置。

【請求項2】 上記キャリア供給層、キャリア走行層、 或いは、GaN系保護層の少なくとも一つに、Inを添 加したことを特徴とする請求項1記載の電界効果型化合 物半導体装置。

【請求項3】 上記G a N系保護層のドーピング濃度が、上記キャリア供給層との界面に発生するピエゾ電荷の20~80%のシート濃度であることを特徴とする請求項1または2に記載の電界効果型化合物半導体装置。

【請求項4】 上記G a N系保護層が、走行キャリアと同導電型の層とアンドープ層との二層構造からなり、前記走行キャリアと同導電型の層が上記キャリア供給層に接するとともに、前記アンドープ層がSi N膜に接することを特徴とする請求項1乃至3のいずれか1項に記載の電界効果型化合物半導体装置。

【請求項5】 上記GaN系保護層とAl,  $Ga_{1-}$ , N ( $0 < x \le 1$ ) からなるキャリア供給層との間にAl,  $Ga_{1-}$ , N (z > x) を挿入したことを特徴とする請求項1乃至3のいずれか1項に記載の電界効果型化合物半導体装置。

#### 【発明の詳細な説明】

## [0001]

【発明の属する技術分野】本発明は電界効果型化合物半導体装置に関するものであり、特に、キャリア走行層としてナイトライド系III-V族化合物半導体を用いたHEMT(高電子移動度トランジスタ)タイプの化合物半導体装置における特性安定化のための保護膜構造に特徴のある電界効果型化合物半導体装置に関するものである。

#### [0002]

【従来の技術】近年、サファイア、SiC、GaN、もしくは、Si等を基板に使用して、AIGaN/GaNを結晶成長しGaNを電子走行層とする電子デバイスの開発が活発である。

【0003】この様な電子デバイスの電子走行層として用いられるGaNは、電子移動度がGaAsに比べて小さいものの、バンドギャップが3.4eVとGaAsの1.4eVに比べて大きいため、GaAs系電子デバイスでは不可能な高耐圧での動作が期待されている。

【0004】例えば、現在携帯電話の基地局用アンプで しているが、これはGaN系デバイスの基本的特性がは50Vの高電圧動作が求められており、高耐圧性能が 見て、従来のGaAs系のFETとは異なり、イオン必須となっているが、現状のGaAs系電子デバイスで 50 衝突ではなく表面の問題で起きていると考えられる。

は12Vでの駆動が限界であるため、50Vの電圧を降下して使用しているのが現状であり、そのために効率が低下したり、或いは、歪みが発生するという問題がある。

【0005】ここで、図7を参照して、従来のGaN系 HEMTを説明する。

#### 図7 (a) 参照

まず、C面を主面とするサファイア基板41上に、通常のMOCVD法(有機金属気相成長法)を用いて、厚さ10 が3μmのi型GaN電子走行層42、厚さが3nmのi型Alo.25Gao.75N層43、厚さが25nmで、Siドーピング濃度が2×10<sup>18</sup>cm<sup>-3</sup>のn型Alo.25Gao.75N電子供給層44、及び、厚さが5nmのi型Alo.25Gao.75N保護層45を順次堆積させる。

【0006】次いで、全面に、CVD法を用いて厚さが20nmのSiN膜46を堆積したのち、ゲート形成領域に開口部を設けてNi/Auからなるゲート電極47を形成するとともに、ソース・ドレインコンタクト領域に開口部を設けてTi/Auからなるソース電極48及 びドレイン電極49を形成することによって、GaN系HEMTの基本構造が完成する。

#### 【0007】図7(b)参照

図7 (a) は、上述のGaN系のバンドダイヤグラムであり、GaNやAlGaN等のGaN系半導体においては c 軸方向に分極しており、i型GaN電子走行層42 / i型Alo.25 Gao.75 N層43の界面のi型Alo.25 Gao.75 N層43側に格子不整合に起因するピエゾ効果によって、例えば、1×10<sup>13</sup> c m<sup>-2</sup> の正の分極電荷が現れるため、i型GaN電子走行層42のi型GaN電30 子走行層42/i型Alo.25 Gao.75 N層43の界面の近傍に約1×10<sup>13</sup> c m<sup>-2</sup> の電子が誘起され、二次元電子ガス層50を構成する。

【0008】この様なi型GaN電子走行層42における二次元電子ガス層50の電子移動度は1000~1500程度であるが、二次元電子ガスの濃度が約1×1013cm<sup>-2</sup>とGaAs系の二次元電子ガスの濃度に比べて1桁以上大きいので、GaAs系HEMTと同程度の電流駆動特性を得ることができるとともに、禁制帯幅が広いので高耐圧特性が得られる。因に、現在、電流オフ時40の耐圧として200Vを越える値が報告されている。

【0009】また、i型Alo.zoGao.76N保護層45を設けることによって、ゲート電極へのトンネル電流を低減し、少しでも耐圧を向上させることができる。

#### [0010]

【発明が解決しようとする課題】しかし、従来のGaN系HEMTにおいては、電流オンの時の耐圧が20Vそこそこであり、高電圧動作ができないという課題が浮上しているが、これはGaN系デバイスの基本的特性から見て、従来のGaAs系のFETとは異なり、イオン化衝空でけなく表面の問題で起きていると考えられる

1

【0011】即ち、GaN系半導体は禁制帯幅が広いので、イオン化衝突によるオン時のブレークダウンが本質的に発生しにくいものであり、且つ、実際に測定したIーV特性の振る舞いからみてもイオン化衝突ではないと考えられる。

【0012】また、この様なGaN系HEMTにおいては、高ゲート電圧動作下においてI-V特性に大きなヒステリシスが見られ、高周波領域における相互コンダクタンスg。が低下し電流駆動ができなくなるという課題があるので、この様子を図8を参照して説明する。

【0013】図8 (a)参照

図 8 (a)は、上述の構造のG a N系HEMTにおいて、ゲート幅 $W_a$  を $W_a$  = 40  $\mu$  mにするとともにS i N膜を除去した場合の I – V 特性図であり、高ゲート電圧動作下において I – V 特性に大きなヒステリシスが見られる。

【0014】図8(b)参照

図8(b)は、図7(a)に示したGaN系HEMTにおいて、ゲート幅 $W_*$ を $W_*=40\mu$ mにした場合のIーV特性図であり、高ゲート電圧動作下においてI-V特性に大きなヒステリシスが見られ、ヒステリシスに関してはSiN膜を設けても格別の改善は得られないことが理解される。

【0015】これは、i型Alous Gaons N保護層45の表面側に現れる負のピエゾ電荷がI-V特性に影響を与えるためと考えられ、SiN膜を設けることによって、負のピエゾ電荷が表面側から内部に追いやられることによって多少特性は改善されるが、依然として問題になる。なお、表面保護膜として、SiN膜の代わりにSiOs 膜を設けても事情は同じである。

【0016】したがって、本発明は、GaN系化合物半 導体装置のオン耐圧を高めるとともに、IIV特性を改 善することを目的とする。

[0017]

【課題を解決するための手段】図1は本発明の原理的構成の説明図であり、この図1を参照して本発明における課題を解決するための手段を説明する。

## 図1参照

上述の目的を達成するために、本発明においては、A1,  $Ga_1$ , N ( $0 < x \le 1$ ) をキャリア供給層 3 とし、Ga Nをキャリア走行層 2 とした電界効果型化合物半導体装置において、キャリア供給層 3 の上部に走行キャリアと同導電のA1,  $Ga_1$ , N ( $0 \le y \le 1$ 、且つ、y < x) からなるGa N系保護層 4 を設け、前記Ga N系保護層 4 上にゲート電極 6 及びソース・ドレイン電極 7 を形成するとともに、前記各電極間をSi N膜 5 で被覆したことを特徴とする。

【0018】この様に、キャリア供給層3上にGaN系 リア供給層3との界面側に、導電保護層4を配置することによって、ピエゾ電荷によって ドーピングすれば良く、n型の場 バンドを持ち上げてトンネル電流を低減しショットキー 50 のいずれか1つを用いれば良い。

特性を向上することができ、且つ、GaN系保護層4を走行キャリアと同導電にすることによって、ピエゾ電荷によって持ち上げられすぎた界面ポテンシャルを持ち下げて導通性能を改善するともに、界面近傍に誘起されるホールを相殺してスクリーニングすることができ、さらに、A1に起因する表面トラップの影響を排除することができ、それによって、安定なI-V特性を得ることができる。なお、この場合のスクリーニングの定義とはGaN系保護層4を使わない場合のA1GaN/GaN-10 FET構造の場合の最大電流密度を100とした場合に、GaN系保護層4を使用しても80以上の最大電流密度を出せるようにする意味である。

【0019】特に、SiN膜5を設けることによって、界面近傍に誘起されるホールをさらに内部に追いやることができ、それによって、ヒステリシス特性が発生することを防止することができるとともに、ピエゾ電荷によって持ち上げられた界面ポテンシャルを持ち下げることができ、それによって、フェルミ準位を相対的に挙げるので、電流密度を大きくすることができる。また、GaN系保護層4を走行キャリアと同導電型とすることによって、ソース・ドレイン電極7のオーミック性を高めることができる。

【0020】なお、この場合のGaN系保護層4は、Al,  $Ga_{1-}$ ,  $N(0 \le y \le 1$ 、且つ、y < x)であるが、より好適には、 $y \le 0$ . 1が望ましい。また、この場合の基板1としては、サファイア基板、GaN基板、或いは、SiC基板のいずれでも良い。

【0021】この場合、キャリア供給層3、キャリア走行層2、或いは、GaN系保護層4の少なくとも一つに、Inを添加しても良いものであり、Inの添加によって禁制帯幅が小さくなるがキャリアの移動度が高まる。

【0022】また、GaN系保護層4の層厚は、10nm以下にすることが望ましく、それによってGaN系保護層4を流れるリーク電流の発生やショットキー電極の耐圧を高めることができる。

【0023】また、GaN系保護層4のドーピング濃度が、 $1 \times 10^{17}$  c  $m^{-2}$ 以上であることが望ましく、それによって、界面近傍に誘起されるホールを相殺してスク40 リーニングすることができる。

【0024】この場合、シート濃度としてスクリーニンするためには、キャリア供給層3との界面に発生するピエゾ電荷の20~80%のシート濃度であれば良く、シート濃度が低すぎればスクリーニング効果が得られず、一方、シート濃度が高すぎると、逆方向耐圧BV<sub>sd</sub>が低下して、所期の高耐圧特性が得られなくなる。

【0025】この様なシート濃度を得るためには、キャリア供給層3との界面側に、導電型決定不純物を原子層ドーピングすれば良く、n型の場合にはSi,S,Seのいずれか1つを用いれば良い。

6

【0026】また、GaN系保護層4を走行キャリアと同導電型の層とアンドープ層との二層構造で構成しても良く、それによって、最表面をアンドープ層にすることができるので、I-V特性をより安定化することができる

【0027】また、GaN系保護層4とAl,  $Ga_{1-x}$ N(0 <  $x \le 1$ )からなるキャリア供給層3との間にAl,  $Ga_{1-x}$ N(z > x)を挿入しても良く、Al,  $Ga_{1-x}$ N(z > x)をエッチングストッパ層とすることによって、加工特性が高まる。

#### [0028]

【発明の実施の形態】ここで、図2及び図3を参照して、本発明の第1の実施の形態のGaN系HEMTを説明する。

#### 図2 (a) 参照

まず、C面を主面とするサファイア基板 1 1 上に、通常のMOC V D法を用いて、厚さが、例えば、3 μ m の i 型 G a N電子走行層 1 2、厚さが、例えば、2 n m の i 型 A l o . 2 s G a o . 7 s N層 1 3、厚さが、例えば、2 × 1 0 <sup>1 s</sup> c m 20 <sup>-3</sup> の n 型 A l o . 2 s G a o . 7 s N電子供給層 1 4、及び、厚さが 1 0 n m以下、例えば、5 n m で、S i ドーピング 濃度が、例えば、2 × 1 0 <sup>1 s</sup> c m <sup>-3</sup> の n 型 G a N 保護層 1 5 を順次堆積させる。

【0029】次いで、全面に、CVD法を用いて厚さが20nmのSiN膜16を堆積したのち、ゲート形成領域に開口部を設けてNi/Auからなるゲート電極17を形成するとともに、ソース・ドレインコンタクト領域に開口部を設けてTi/Auからなるソース電極18及びドレイン電極19を形成することによって、GaN系HEMTの基本構造が完成する。なお、この場合、n型GaN保護層15の膜厚が10nmを越えるとリーク電流が発生し、ショットキー電極であるゲート電極17に耐圧がなくなる。また、図においては、単体のHEMTとして説明しているが、集積化する場合には、イオン注入或いはメサエッチングによって素子分離を行えば良い

#### 【0030】図2(b)参照

図2 (b) は、上述のGaN系HEMTのバンドダイヤグラムであり、GaNやAlGaN等のGaN系半導体 40においては c 軸方向に分極しており、i 型GaN電子走行層12/i型Alo.25Gao.75N層13の界面のi型Alo.25Gao.75N層13側に格子不整合に起因するピエゾ効果によって、例えば、1×10<sup>13</sup>cm<sup>-2</sup>の正の分極電荷が現れるため、i型GaN電子走行層12のi型Alo.25Gao.75N層13との界面の近傍に約1×10<sup>13</sup>cm<sup>-2</sup>の電子が誘起され、二次元電子ガス層20を構成する。

#### 【0031】図3(a)参照

図3 (a) は、ゲート幅W, をW, =40μmにした場 50 80%を補償するようにn型GaN保護層15のドーピ

合のI-V特性図であり、従来のGaN系HEMTにおけるi型Alores Gaore N保護層をn型GaN保護層に置き換えた結果、良好な特性が得られたことが確認された。

【0032】これは、図2(b)に示すように、保護層としてn型GaN層を用いた結果、

●n型層の電子により、n型GaN保護層15とn型A lo.25Gao.75N電子供給層14との界面に誘起される ホール21をスクリーニングして、このホール21がデ バイス特性に影響を与えないようにしたため、

②ソース電極18及びドレイン電極19のオーミック性 が向上するため、

③表面がGaN層になるので、A1に起因する表面トラップの影響が解消されるため、

◆表面がGaN層になるので、AlGaNに比べてエッチング耐性が高まるので、加工ダメージが表面に導入されにくくなるため、

と考えられる。

【0033】また、n型Alongs Gaons N電子供給層 14の伝導帯のバンド端が持ち上がることによって、フェルミ準位が相対的に下がることになり、それによって二次元電子ガスの濃度が低下して通電が低下するが、その代わり、相互コンダクタンスg。の高周波領域における低下を防止するという効果も得られる。

#### 【0034】図3(b)参照

図3 (b) は、本発明の第1の実施の形態において、S i N膜16を設けない場合のI-V特性図を参考として示したものであり、V<sub>sd</sub>を4段階に分けて印加した場合の特性曲線を合わせて表示している。図から明らかなよ30 うに、本来重なるはずの同じゲート電圧における特性曲線が、ゲート電圧が大きくなるほどずれており、安定したI-V特性が得られていないことが理解される。

## 【0035】図4 (a)参照

#### 10 【0036】図4 (b) 参照

図4(b)は、n型GaN保護層のドーピング濃度を10 $^{10}$ c  $m^{-3}$ にした場合のバンドダイヤグラムであり、5× $10^{10}$ c  $m^{-3}$ の場合に比べて、n型GaN保護層 15と n型A1 $_{0.25}$ Ga $_{0.75}$ N電子供給層 14との界面ポテンシャルが持ち下げられ、ショットキー特性が低下したためと考えられる。

【0037】したがって、高耐圧を得るためには、ピエ ゾ電界に起因して界面に発生するホールを完全にスクリ ーニングしただけではだめであり、ピエゾ電荷の20~ 80%を補償するように n型GaN保護層15のドーピ

5

ング量を設定する必要があり、それによって、50Vの 順方向耐圧と200Vの逆方向耐圧を実現することがで

【0038】次に、図5を参照して、本発明の第2の実 施の形態のGaN系HEMTを説明する。

#### 図5参照

図5は、本発明の第2の実施の形態のGaN系HEMT の概略的断面図であり、n型GaN保護層15の上に厚 さが、例えば、5nmのi型GaN保護層31を設けた 以外は、上記の第1の実施の形態と全く同様である。

【0039】この様に、本発明の第2の実施の形態にお いては、デバイスの動作特性に影響を与える導電領域を 最表面から遠ざけているので、表面状態に起因する悪影 響をより低減することができ、それによって、耐圧をよ り高めることが可能になる。

【0040】次に、図6を参照して、本発明の第3の実 施の形態のGaN系HEMTを説明する。

#### 図6参昭

図6は、本発明の第3の実施の形態のGaN系HEMT の概略的断面図であり、まず、C面を主面とするサファ イア基板11上に、通常のMOCVD法を用いて、厚さ が、例えば、3μmのi型GaN電子走行層12、厚さ が、例えば、2nmのi型Alo.26Gao.76N層13、 厚さが、例えば、25nmで、Siドーピング濃度が、 例えば、2×10<sup>18</sup> c m<sup>-3</sup>のn型A l <sub>0.25</sub> G a <sub>0.75</sub> N電 子供給層14、厚さが、例えば、2nmで、Siドーピ ング濃度が、例えば、1×10<sup>19</sup>cm<sup>-3</sup>のn型A1N層 32、及び、厚さが10nm以下、例えば、5nmで、 Siドーピング濃度が、例えば、2×10'scm-3のn 型GaN保護層15を順次堆積させる。

【0041】次いで、ゲート形成領域のn型GaN保護 層15を等方性エッチングしたのち、n型A1N層32 を選択的にエッチングして、ゲートリセス部を形成し、 次いで、全面に、CVD法を用いて厚さが20nmのS iN膜16を堆積したのち、ゲート形成領域に開口部を 設けてNi/Auからなるゲート電極17を形成すると ともに、ソース・ドレインコンタクト領域に開口部を設 けてTi/Auからなるソース電極18及びドレイン電 極19を形成することによって、GaN系HEMTの基 本構造が完成する。この場合、n型AlN層32はゲー トリセス部を形成する際の選択エッチング除去層として 機能する。

【0042】この本発明の第3の実施の形態において は、ゲートリセス構造を採用しているので、n型GaN 保護層15を介したリーク電流が発生することがなく、 それによって、耐圧をさらに高めることが可能になる。 【0043】以上、本発明の各実施の形態を説明してき たが、本発明は各実施の形態に記載された構成・条件に 限られるものではなく、各種の変更が可能である。例え ば、上記の実施の形態においては、保護層として均一に 50 図1参照

ドープしたn型GaN層を用いているが、Si, Se, S等のn型不純物をプレーナードープ(原子層ドーピン グ) しても良いものであり、例えば、界面前後5 n mの シートドーピング濃度を3.5×10<sup>12</sup>cm<sup>-2</sup>程度とす れば良い。

【0044】また、保護層はn型GaN層に限られるも のではなく、A 1 組成比yがy ≦ 0.1 であるならば、 n型A1, Ga1-, N層を用いても良いものである。

【0045】また、上記の第3の実施の形態において 10 は、エッチングストッパ層としてAIN層を用いている が、AIN層に限られるものではなく、電子供給層とな るAl, Ga<sub>1-</sub>、N層よりAl組成比zが大きな、z> xのA1、Ga<sub>1-</sub>、N層を用いても良いものである。

【0046】また、上記の各実施の形態においては、電 子供給層をA 1 0.25 G a 0.75 N層で構成しているが、こ の場合のAl組成比xはx=0.25に限られるもので はなく、 $x = 0.10 \sim 0.40$ の範囲を用いることが 望ましい。

【0047】また、上記の各実施の形態においては、電 20 子供給層を n型A l G a N層で構成しているが、必ずし もドーピング層である必要はなく、GaN系HEMTに おいては結晶構造に起因する分極によって発生するピエ **ゾ電荷によって二次元電子ガスを誘起しているのでアン** ドープ層を用いても良いものである。

【0048】また、上記の各実施の形態においては、電 子走行層をGaN層で、電子供給層をAIGaN層で、 保護層をGaN層で構成しているが、この様な構成に限 られるものではなく、電子走行層、電子供給層、或い は、保護層の少なくとも一層にInを添加しても良いも 30 のである。

【0049】例えば、電子走行層にInを添加してIn GaNにした場合には、電子の移動度が高くなり、ま た、保護層にInを添加してInGaNにした場合に は、禁制帯幅は小さくなるので、保護層/電子供給層の 界面ポテンシャルをGaN層の場合に比べて持ち下げる ことができる。

【0050】また、上記の各実施の形態においては、基 板としてサファイアを用いているが、サファイアに限ら れるものではなく、SiC基板或いはGaN基板を用い 40 ても良いものであり、特に、SiCはサファイアに比べ て熱伝導性に優れるので、高電圧動作を伴う携帯電話の 基地局用アンプに適するものである。

【0051】また、上記の各実施の形態においては、n チャネル型HEMTとして説明しているが、pチャネル 型HEMTにも適用されることはいうまでもないことで あり、その場合には各層における導電型を反転させれば 良い。

【0052】ここで、再び、図1を参照して、本発明の 詳細な構成の特徴点を説明する。

(付記1) A1, Ga<sub>1-</sub>, N(0<x≤1)をキャリ ア供給層3とし、GaNをキャリア走行層2とした電界 効果型化合物半導体装置において、キャリア供給層3の 上部に走行キャリアと同導電のAl, Ga<sub>1-</sub>, N(0≤ y≤1、且つ、y<x)からなるGaN系保護層4を設 け、前記GaN系保護層4上にゲート電極6及びソース ・ドレイン電極7を形成するとともに、前記各電極間を SiN膜5で被覆したことを特徴とする電界効果型化合 物半導体装置。(1)

(付記2) 上記キャリア供給層、キャリア走行層2、 或いは、GaN系保護層4の少なくとも一つに、Inを 添加したことを特徴とする付記1記載の電界効果型化合 物半導体装置。(2)

(付記3) 上記GaN系保護層4の層厚が、10nm 以下であることを特徴とする付記1または2に記載の電 界効果型化合物半導体装置。

(付記4) 上記GaN系保護層4のドーピング濃度 が、1×10<sup>17</sup> c m<sup>-2</sup>以上であることを特徴とする付記 1乃至3のいずれか1に記載の電界効果型化合物半導体 装置。

上記GaN系保護層4のドーピング濃度 (付記5) が、上記キャリア供給層3との界面に発生するピエゾ電 荷の20~80%のシート濃度であることを特徴とする 付記1乃至3のいずれか1に記載の電界効果型化合物半 導体装置。(3)

(付記6) 上記GaN系保護層4の導電型がn型であ り、キャリア供給層3との界面側に、Si, Seの いずれか1つからなる原子層ドーピングを行ったことを 特徴とする付記5記載の電界効果型化合物半導体装置。

(付記7) 上記GaN系保護層4が、走行キャリアと 30 16 SiN膜 同導電型の層とアンドープ層との二層構造からなり、前 記走行キャリアと同導電型の層が上記キャリア供給層3 に接するとともに、前記アンドープ層がSiN膜5に接 することを特徴とする付記1乃至6のいずれか1に記載 の電界効果型化合物半導体装置。(4)

(付記8) 上記GaN系保護層4とAl, Ga,, N (0 < x ≤ 1) からなるキャリア供給層 3 との間に、A 1, Ga<sub>1-2</sub> N (z > x) を挿入したことを特徴とする 付記1乃至7のいずれか1に記載の電界効果型化合物半 導体装置。(5)

#### [0053]

【発明の効果】本発明によれば、Al, Gai, Nキャ リア供給層上に設ける保護層としてドープトA1, Ga 1-, N層(y<x)を用いるともに、表面をSiN膜で 覆っているので、I-V特性を安定にすることができる とともに、順方向耐圧及び逆方向耐圧を高めることがで き、それによって、高電圧動作が可能になるので、携帯 電話システムの髙機能化・髙出力化に寄与するところが 大きい。

【図面の簡単な説明】

【図1】本発明の原理的構成の説明図である。

【図2】本発明の第1の実施の形態のGaN系HEMT の説明図である。

【図3】本発明の第1の実施の形態のGaN系HEMT のI-V特性図である。

【図4】本発明の第1の実施の形態のGaN系HEMT の逆方向耐圧BV。の説明図である。

【図5】本発明の第2の実施の形態のGaN系HEMT 10 の概略的断面図である。

【図6】本発明の第3の実施の形態のGaN系HEMT の概略的断面図である。

【図7】従来のGaN系HEMTの説明図である。


【図8】従来のGaN系HEMTのI-V特性図であ

#### 【符号の説明】

- 1 基板
- 2 キャリア走行層
- 20 3 キャリア供給層
  - 4 GaN系保護層
  - 5 SiN膜
  - 6 ゲート電極
  - 7 ソース・ドレイン電極
  - 11 サファイア基板
  - i 型G a N電子走行層
  - 13 i型Al, 25 Ga, 75 N層
  - 14 n型Al, 25 Ga, 75 N電子供給層
  - 1.5 n型G a N保護層
- - 17 ゲート電極
  - 18 ソース電極
  - 19 ドレイン電極
  - 20 二次元電子層
  - 21 ホール
  - 31 i型GaN保護層
  - 32 n型A1N層
  - 41 サファイア基板
  - 42 i 型G a N電子走行層
- 40 43 i型Alo.25Gao.75N層
  - 44 n型Alo.25Gao.75N電子供給層
  - 45 i型Al。zsGa。zsN保護層
  - 46 SiN膜
  - 47 ゲート電極
  - 48 ソース電極
  - 49 ドレイン電極
  - 50 二次元電子層

【図1】

本発明の原理的構成の説明図





- 1: 基板 2: キャリア走行層 3: キャリア供給層 4: GaN系保護層

- 5:SIN膜 6:ゲート電板 7:ソース・ドレイン電板

[図4]


本発明の第1の実施の形態のHEMTのBVgglの 保護層の不純物濃度依存性の説明図






## 【図2】

本発明の第1の実施の形態のHEMTの説明図




- 11:サファイア基板 12:i型GaN電子走行費 13:i型Al<sub>0.25</sub>Ga<sub>0.75</sub>N層

- 16:SIN膜 17:ゲート電極 18:ソース電極
- 14:n型Alo.25Gao.75N電子供給ゼ 19:ドレイン電極 15:n型GaN保護層



【図5】


本発明の第2の実施の形態のHEMTの概略的断面図



- 31: i型GaN保護層
- 12: | 選GaN電子走行層 16: SIN段 13: | 型Al<sub>0.25</sub>Ga<sub>0.75</sub>N層 17: ゲート電極 14: n型Al<sub>0.25</sub>Ga<sub>0.75</sub>N電子供給層 18: ソース電極


【図3】

本発明の第1の実施の形態のHEMTのI-V特性図



【図6】

本発明の第3の実施の形態のHEMTの概略的断面図




- 19:ドレイン電極 32:n型AIN層


- 11:サファイア基板 15:n型GaN保護層 12:1型GaN電子走行層 16:SIN膜 13:1型Al<sub>0.25</sub>Ga<sub>0.75</sub>N層 17:ゲート電板 14:n型Al<sub>0.25</sub>Ga<sub>0.75</sub>N電子供給費18:ソース電極

【図7】

従来のHEMTの説明図



- 41: サファイア茶板 42: I型CAN電子走行塔 43: I型Al0.25Ga0.75N層 44: n型Al0.25Ga0.75N電子供給層 45: I型Al0.25Ga0.75N保護層



【図8】

## 従来のHEMTのI-V特性図

